「Cream Rises to the Top」：効率的なVerilogコード生成のための再ランキング手法
なぜ重要か: 企業や社会への影響が見込まれ、一般メディアにも波及する可能性があります。
arXiv:2509.20215v1発表タイプ: クロス
概要：LLMは、ドメイン固有の知識が限定されているため、Verilog生成において大きな課題に直面している。サンプリング手法はpass@k指標を向上させるものの、ハードウェアエンジニアは不確実な候補ではなく、信頼できる単一のソリューションを必要とする。このギャップを埋めるため、本稿では、要求仕様とVerilog実装間の意味整合問題として定式化し、効率的なVerilogコード再ランキングのための識別モデルであるVCD-RNKを提案する。具体的に、VCD-RNKは、コード意味解析、テストケース生成、機能的正しさ評価という3つの次元で専門知識を蒸留することにより、Verilog固有の推論を取り入れている。推論中に上記推論プロセスを明示的にシミュレートすることにより、VCD-RNKは既存手法における計算コストの高いテスト実行を効果的に回避する。
原文（英語）を表示
Title (EN): The Cream Rises to the Top: Efficient Reranking Method for Verilog Code Generation
arXiv:2509.20215v1 Announce Type: cross
Abstract: LLMs face significant challenges in Verilog generation due to limited domain-specific knowledge. While sampling techniques improve pass@k metrics, hardware engineers need one trustworthy solution rather than uncertain candidates. To bridge this gap, we formulate it as a semantic alignment problem between requirements and Verilog implementations, and propose VCD-RNK, a discriminator model tailored for efficient Verilog code reranking. Specifically, VCD-RNKincorporates Verilog-specific reasoning by distilling expert knowledge across three dimensions: code semantic analysis, test case generation, and functional correctness assessment. By explicitly simulating the above reasoning processes during inference, VCD-RNK effectively avoids computationally intensive test execution in existing methods.
Published: 2025-09-24 19:00 UTC